Praktische Verifizierung der Void-Reduktionsmethode für BTC unter Verwendung freiliegender Vias

Lesezeit (Wörter)

Abstrakt

Zu den Strategien zur Hohlraumreduzierung, die branchenweit mit unterschiedlichem Erfolg eingesetzt werden, gehören die Verwaltung der Parameter des Reflow-Profils, des Lotpastendepositionsvolumens und des Lotpastentyps, das Zuschneiden von Schablonenöffnungen auf unterschiedliche Geometrien, Wärmeleitpad-Geometrien mit und ohne Lötmaskenstege, vakuumunterstütztes Reflow und Sweep Stimulation des PCB-Substrats, Verwendung von Lötvorformen, Verzinnen der Komponenten-Pads vor der Platzierung und dem Reflow, I/O-Öffnungsdesign zum Überdrucken an der Spitze des Pads und freiliegendes Via-in-Pad [1–8]. Die Umsetzung dieser Methoden und ihrer Kombinationen zur Hohlraumkontrolle auf dem Wärmeleitpad von Bottom-Terminated Components (BTCs) war in der Massenproduktion unterschiedlich erfolgreich.

Die in diesem Artikel untersuchte Methode betrifft die Verwendung freiliegender Via-In-Pads. Für zwei Arten von QFN-Komponenten wurde ein spezielles Testfahrzeug entwickelt. Die wichtigsten berücksichtigten Variablen waren die Komponentengröße, die Anzahl der freiliegenden Durchkontaktierungen im Wärmeleitpad, der Durchkontaktierungsabstand, die Durchkontaktierungsgröße und die Lotpastenabdeckung. Zu den Antworten, die in diesem Experiment angestrebt werden, gehören ein Hohlraumniveau des Wärmeleitpads und die Dochtwirkung des Lots entlang der Durchkontaktierungshülse, was zu einem Lotüberstand auf der gegenüberliegenden Seite der Leiterplatte führt.

Die Ergebnisse zeigten, dass Lot ungeachtet des Via-Durchmessers und der Lotpastenbedeckung das freigelegte Via-in-Pad hinunterfließt. Trotz dieser Feststellung wurden keine Mängel wie Verkanten, Schrägstellen, Öffnungen oder Lötbrücken von Bauteilen festgestellt. Bestimmte Konfigurationen erreichten einen Hohlraumgehalt im Wärmeleitpad von unter 25 %; Andere Konfigurationen zeigten jedoch einen Hohlraumgehalt des Wärmeleitpads von bis zu 50 %. Es wird eine Diskussion über die Auswirkung der Platinendicke und der Geometrie des Via-Arrays auf die Lotabdeckung des Wärmeleitpads und den Hohlraumgrad gegeben.

Klicken Sie hier, um den gesamten Artikel zu lesen, der in der Novemberausgabe 2019 des SMT007 Magazine erschien.