Der komprimierte Leitfaden für Silizium-Leiterplatten

Vorwort von Kevin Morris

Ist Ihnen aufgefallen, dass es für Leiterplatten kein Mooresches Gesetz gibt? Sicherlich haben wir in den letzten Jahrzehnten einige allmähliche Verbesserungen in der PCB-Technologie gesehen, aber wir treiben FR4 immer noch auf die gleiche Weise voran, wie wir es immer getan haben, und die PCB ist jetzt ein enormer limitierender Faktor für unsere Fähigkeit, unsere zu miniaturisieren Systeme zu verbessern und zuverlässiger zu machen.

Wird es Zeit, den FR4 aufzugeben?

Bob Conn ist ein faszinierender Typ – was viele von uns Ingenieuren als „Renaissance-Mann“ bezeichnen würden. Wir freuen uns, den ersten Teil einer Artikelserie von Bob über Silizium-Leiterplatten (SiCBs) präsentieren zu können. Bob wird uns durch die praktischen Aspekte der Verwendung von SiCBs in der heutigen Welt führen und uns Einblicke geben, wie sich SiCBs als praktikable Lösungen für einen immer größeren Teil unserer Designarbeit entwickeln können.

Genießen!

-Kevin Morris

In der folgenden Artikelserie stelle ich den Entwurf eines auf Siliziumplatinen basierenden Hochleistungsrechnersystems (HPC) vor, das in der Lage ist, einen Petaflop Leistung pro Kubikmeter bereitzustellen. Diese Serie wird viel Technologie, etwas Geschichte und eine ganze Menge Geschichtenerzählen behandeln. Es wird eine Do-it-yourself-Anleitung sein, wie ich 2,5D- und 3D-Siliziumsysteme mit Silizium-Leiterplatten bauen würde.

-Bob Conn

———————————————————–

Der komprimierte Leitfaden für Silizium-Leiterplatten

Silizium-Leiterplatten (SiCBs) ähneln Leiterplatten (PCBs), bestehen jedoch aus einem Siliziumsubstrat und nicht aus FR-4. Die vorgesehenen Komponenten sind Bare-Chips und gestapelte 3D-Chips, ebenso wie alle verpackten Teile mit Kontakthöckern. Silizium-Leiterplatten können in nahezu jeder typischen Wafer-Gießerei hergestellt werden, wobei je nach Gießerei entweder die Back-End-of-the-Line- oder die Front-End-of-the-Line-Verarbeitung zum Einsatz kommt.

Die SiCB-Größen liegen zwischen PCBs und integrierten Schaltkreisen (ICs). Eine typische Leiterplatte ist 10 x 10 Zoll groß, eine typische SiCB ist 2 x 3 Zoll groß und ein IC hat eine Seitenlänge von weniger als einem Zoll.

Im Gegensatz zu Silizium-Leiterplatten haben Silizium-Interposer im Allgemeinen eine begrenzte Größe (etwa 1 Quadratzoll) und sind für den Einbau in ein Gehäuse vorgesehen. Silizium-Interposer verbinden oft Dinge, die speziell für die Schnittstelle mit dem Silizium-Interposer entwickelt wurden – der Xilinx-Silizium-Interposer verbindet beispielsweise vier separate FPGA-Chips, die für den Interposer entwickelt wurden. Mittlerweile bieten eine Reihe von Anbietern die Herstellung von Silizium-Interposern an.

SiCBs sind nicht auf die Größe eines Fadenkreuzes beschränkt. Sie können die Größe einer Waffel haben. Sie ähneln eher kleinen Leiterplatten mit Dutzenden von Komponenten. Durch einfaches Entfernen der Chips aus dem Gehäuse und Reduzieren der Leiterbahngrößen ist es möglich, ein Design, das auf einer großen FR-4-Leiterplatte basiert, in ein Design auf einer kleinen SiCB umzuwandeln, die weniger als ein Viertel der Größe hat.

Ein HPC-Design auf einem SiCB kann 4 große FPGA-Chips und 8 oder 16 Speicherchips, möglicherweise einen CPU-Chip, einige Oszillator-/Takttreiber im Chip-Maßstab, Bypass-Kondensatoren und I/O-Anschlüsse umfassen. Siehe Abbildung 1. Diese kann etwa 60 mm x 70 mm groß und weniger als 3 mm dick sein – mit Komponenten. Fügen Sie für Kühlkörper noch ein paar Millimeter hinzu.

Abbildung 1. Eine 58 mm x 68 mm große Siliziumplatine für Hochleistungsrechner

Wie ich begann, SiCBs zu erforschen

Ich arbeitete zu der Zeit bei Xilinx, als ich begann, mich für SiCBs zu interessieren. Wir wollten große SPICE-Simulationen viel schneller durchführen. Oft hatten wir Laufzeiten von mehreren Monaten, sodass uns viele Überprüfungen fehlten.

Ich ging davon aus, dass ich etwa 64 große FPGAs brauchte, um SPICE-Jobs etwa 100-mal schneller auszuführen, als wir es damals konnten. Aber 64 FPGAs und zugehöriger Speicher, Regler usw. nehmen viel Platz ein – normalerweise ein 19-Zoll-Rack oder mehrere wirklich große Leiterplatten. Könnte ich es viel kleiner machen? Ich wollte es auf meinen Schreibtisch stellen und massives SPICE machen Simulationsarbeit.

Ich habe dieses Problem mit zwei Freunden bei einem Bier in der Los Gatos Brewery geteilt. Da ich mich damals bei Xilinx mit dem Stapeln von Bare-Dices (Konfigurationsspeicher-Dices auf einem FPGA-Die) beschäftigte und wir drei viele PCBs unter Verwendung verpackter FPGAs entworfen und gebaut hatten, dachten wir, wir wüssten genug, um einen Haufen zu verbinden von nackten FPGA-Chips auf einem einzelnen Wafer – vielleicht 8 oder 16 – mit vielen Speicherchips.

Wir drei hatten viele Jahre zusammen bei Connsult und Xilinx mit Prototypendesign und Montagearbeiten verbracht und wussten, wie man Dinge zusammenbaut und testet. Durch die Verwendung eines Siliziumwafers haben wir beschlossen, dass wir das gesamte Routing unter den FPGA-Chips in nur 2 oder 3 Schichten durchführen können, anstatt in 6 oder mehr Schichten auf einer typischen FR-4-Leiterplatte. Wir wussten, dass die Zuverlässigkeit besser sein würde als bei verpackten Teilen (wir hatten kürzlich einige Zuverlässigkeitsstudien abgeschlossen, die dies bestätigten).

Wir erwarteten auch eine Verbesserung der I/O-Leistung. Und wenn wir etwa 8 dieser Wafer stapeln, einige Leistungsregler (auf FR-4) hinzufügen, einige Lüfter anschließen und alles in eine kleine Box packen würden, hätte ich meinen Desktop-Supercomputer. Und vielleicht könnte ich noch ein paar mehr für Freunde bauen.

So entwerfen und bauen Sie ein SiCB – ein Überblick

Wie man einen SiCB entwirft und baut, erfordert ein paar weitere Worte als dieser Artikel. Jeder Abschnitt wird ein zukünftiger Artikel sein. Hier sind vorerst die Highlights …

Design

Weder PCB-Layout-Tools noch IC-Layout-Tools sind für das SiCB-Design geeignet. Mit beidem wird die Aufgabe erledigt, und beide haben Vor- und Nachteile. PCB-Tools eignen sich gut für das Routing, müssen aber IC-Ausgabedateien (GDSII) erzeugen und Abmessungen unter einem Mikrometer zulassen. Bei IC-Designtools geht es meist um die Fläche und sie verfügen weder über die Routing-Leistung noch über die Benutzerfreundlichkeit von PCB-Tools.

Montageprobleme wirken sich auf den Designzyklus aus. Welche Größe der Bumps werden beispielsweise verwendet und befinden sie sich auf dem SiCB oder dem Bare-Chip?

Mechanische Probleme der Steckverbinder und der Befestigung an einer Leiterplatte müssen gelöst werden.

Erwerben Sie geprüfte Teile

Datenblätter für nackte Würfel werden verfügbar. Es kann jedoch erforderlich sein, im Werk anzurufen, um eines zu erwerben. Einige Speicherhersteller (z. B. Micron) bieten Online-Datenblätter zu Bare-Chips an. Diese Teile werden vollständig in Form getestet; Allerdings sind nicht alle Bare-Dices vollständig getestet. Die Bestimmung, wie viele Tests erforderlich sind und wie diese durchgeführt werden, ist mit einigen Herausforderungen verbunden.

SiCB herstellen

SiCBs werden mit Halbleiter-IC-Fertigungstechnologie hergestellt. Hier passiert etwas Seltsames. Weltklasse-Gießereien haben im Allgemeinen eine begrenzte Retikelzahl (maximal bebilderbare Fläche) und können nur Silizium-Interposer oder kleine SiCBs herstellen. Für größere Silizium-Leiterplatten ist Retikel-Stitching verfügbar. Oder wir können auf ältere Fabriken zurückgreifen, die eine vollständige Wafermaskierung durchführen können.

Die typische Kupfermetallisierung ist 2 Mikrometer dick. Geeignete Mindeststrukturgrößen in SiCBs liegen bei etwa 5 Mikrometern. Deutlich schmalere Bahnen sind für Läufe von mehreren Zentimetern zu langsam. (Interposer-Leute können schmale Leiterbahnen verwenden, da ihre Auflagen möglicherweise nur wenige Millimeter betragen.) Und diese Leiterbahngrößen sind in den älteren Fabriken problemlos herstellbar, sodass es viele potenzielle Anbieter gibt.

Weitere Substratmöglichkeiten sind organische Materialien, Keramik und Glas.

Die Fertigung umfasst in der Regel Through-Silicon-Vias (TSVs), die heute zur Standardverarbeitung gehören.

Montieren

SiCBs können von High-End-Leiterplattenmontageunternehmen montiert werden. Bei der Handhabung unbestückter Chips sind eine gute ESD-Kontrolle und automatisierte Pick-and-Place-Maschinen erforderlich. Die Teilemontage folgt den typischen Regeln für die Oberflächenmontage. Entweder sind die Teile bestoßen oder das SiCB ist bestoßen. Padabstände von 30 bis 40 Mikrometer sind in Ordnung. Aufgrund der verringerten thermischen/mechanischen Belastung durch angepasste Temperaturkoeffizienten zwischen Chip und SiCB ist keine Unterfüllung des Bare-Chips erforderlich.

Testen und nacharbeiten

Mit Kombinationen aus Selbsttest, Flying-Probe-Test und modifizierten Package- und Wafer-Probing-Testvorrichtungen können wir zusammengebaute SiCBs testen. Für den Austausch von Bauteilen stehen typische PCB-Rework-Techniken zur Verfügung.

Probleme

Wie erhalten Sie geprüfte Teile? Bekanntermaßen guter Würfel – KGD

Der Erwerb bekanntermaßen „gut genug“ bloßer Würfel ist auf verschiedene Weise möglich. Immer mehr Chip-Häuser stellen Bare-Dice zur Verfügung, aber man muss ein wenig herumstöbern, um Quellen zu finden. Und was noch wichtiger ist: Die erste Generation von Silizium-zu-Silizium-Bare-Dices (die nie für ein Gehäuse vorgesehen waren) ist verfügbar. Diese Silizium-zu-Silizium-Bare-Chips können eine I/O-Leistung von weniger als 1 pJ pro Bit bereitstellen. Durch die Eliminierung des Gehäuses werden jetzt Chips für Siliziumsubstrate mit mehr als 2500 I/O-Pins gebaut, was mit verpackten Teilen nicht möglich ist. Denken Sie an die Verbesserungen der Speicherbandbreite.

Tests von Bare-Dices und SiCBs zur Sicherstellung der maximalen Ausbeute sind möglich. Manchmal stellt der Anbieter KGD zur Verfügung und manchmal sind weitere Tests erforderlich. Hier gibt es viele Möglichkeiten.

Wie steigt man ein und aus? Optisch oder Kupfer

Ein Problem von SiCBs ist ihre geringe Größe. Es ist schwer vorstellbar, einen typischen Kupfer-Kupfer-Stecker (z. B. CX-4, USB usw.) an ein 4 x 4 Zoll großes Stück Silizium anzuschließen, das mit blanken Würfeln bedeckt ist, ohne dass dieser sofort kaputt geht, wenn jemand zum ersten Mal ein Kabel einsteckt . Es gibt jedoch Möglichkeiten, mechanische Unterstützung bereitzustellen, die die Robustheit des SiCB verbessern kann. 3D-Drucker bieten interessante Möglichkeiten.

Optische I/O werden für Pfade mit hoher Bandbreite bevorzugt. Und optische Steckverbinder können direkt an SiCBs angeschlossen werden.

Wie bekommt man Strom rein?

Bei leistungsstarken Nacktchips (z. B. FPGAs und CPUs) stellen die Stromverteilung und -führung besondere Probleme dar, da die großen Würfel so konzipiert sind, dass sie sich bei der Stromverteilung in Millimeterschritten auf das Gehäusesubstrat verlassen. Gehäusesubstrate weisen zur Stromverteilung häufig Kupfer mit einer Dicke von mehr als 15 Mikrometern auf, während SiCBs möglicherweise auf 2 oder 3 Mikrometer begrenzt sind. Eine von mehreren Möglichkeiten, dieses Problem zu umgehen, besteht darin, eingebettete Leistungsregler zu verwenden – also Transistoren in das Silizium des SiCB einzubauen.

Wie bleibt es cool?

Die Kühlung erfolgt mit Luft, Kühlplatten oder in manchen Fällen durch Eintauchen. Ein gutes Luftstrommanagement durch einen Stapel von SiCBs mit mehreren Millimetern Abstand kann 1 kW in einem Volumen von 4 x 4 x 4 Zoll bewältigen. Die Verwendung von Kühlplatten, die heute leicht verfügbar sind (und nicht lecken), macht die Kühlaufgabe einfacher, aber schwerer .

Funktionen und Vorteile

Zuverlässigkeit

Die Zuverlässigkeit wird verbessert, da die Temperaturkoeffizienten angepasst sind – blanke Siliziumchips auf einer Siliziumplatine. Ein wichtiger Faktor für mein Interesse an SiCBs ist diese inhärente Verbesserung der Zuverlässigkeit. Wenn wir von HPC sprechen, müssen wir über die Systemzuverlässigkeit sprechen und darüber, was passiert, wenn Teile des Systems ausfallen. Ein SiCB-basiertes System besteht aus weniger Teilen und kann einfacher nachbearbeitet oder repariert werden als ein FR-4-basiertes System.

SiCBs verfügen außerdem über weniger I/O-Schnittstellen, da das Gehäuse wegfällt und die Anzahl der thermischen/mechanischen Belastungspunkte reduziert wird.

Signalisierung

Die Signalgeschwindigkeiten auf SiCB sind schneller als auf einer gleichwertigen Leiterplatte, da die Entfernungen kürzer sind. Durch den Verzicht auf das Gehäuse entfällt ein erheblicher Teil der parasitären Induktivität und Kapazität. Da die Drähte relativ klein sind (typischerweise 2 Mikrometer x 8 Mikrometer), weisen sie einen gewissen Widerstand auf, und wir haben eine wunderbare – verlustbehaftete – Signalumgebung, sodass ein Abschluss von Übertragungsleitungen nicht erforderlich ist.

EMI und abgestrahlte Energie werden reduziert.

Die Hochgeschwindigkeitssignalisierung über ein TSV kostet viel Signalintegrität, wenn sie viel länger als 100 Mikrometer sind. Es gibt viele Möglichkeiten, dieses Problem zu umgehen.

Kosten

Heutzutage kann man je nach Größe ein paar Dutzend bis ein paar Hundert Prototypen für etwa 75.000 US-Dollar bauen, wobei erstklassige Gießereien wie TSMC, Global Foundries usw. zum Einsatz kommen. Shuttle-Läufe werden zunehmend verfügbar. Neue Prozesse, die Laserablation zur Strukturierung nutzen, könnten Prototypen für weniger als 25.000 US-Dollar verfügbar machen. In zukünftigen Artikeln werde ich über ein aktuelles Projekt schreiben, an dem ich beteiligt bin, um Laserablationsverfahren verfügbar zu machen.

Geringer Strom

Der Kühlbedarf ist bei einer SiCB im Vergleich zu Leiterplatten etwas geringer, da der I/O-Strombedarf erheblich gesunken ist – in einigen Fällen beträgt die I/O-Leistung weniger als 10 % der I/O-Leistung des verpackten Teils. Das Entwerfen benutzerdefinierter I/O für Intra-SiCB-Verbindungen kann die I/O-Leistung weiter reduzieren.

Viele Glieder, aber keine Kette ... noch nicht

Die Glieder einer Lieferkette für SiCB-Design, Teilebeschaffung, Herstellung, Test, Montage und Nacharbeit sind alle verfügbar. Sie sind noch nicht zu einer leicht funktionierenden Lieferkette verbunden, aber mit fortschreitender Technologie werden diese Glieder zusammenwachsen.

Futures

Ich hätte nie gedacht, dass ich für den Aufbau meines kleinen HPC-Systems eine neue Technologie erfinden müsste, nur damit ich ein paar SPICE-Simulationen durchführen könnte, aber hier bin ich.

Zukünftige Artikel werden sich eingehender mit den SiCB-Problemen befassen, wie man ein solches baut und wie man ein 64-FPGA-HPC-System aufbaut.

Ich freue mich über Ihre Fragen und Kommentare.

Über den Autor

Lassen Sie mich Ihnen etwas über mich erzählen. Nachdem ich die beste Schulzeit aller Zeiten erlebt hatte, machte ich 1970 meinen Abschluss an der UC Berkeley und begann als Designingenieur bei National Semiconductor zu arbeiten, wo ich an 2-Zoll-Wafern mit Strukturgrößen von 10 Mikrometern arbeitete.

Das führte zu einer 10-jährigen Tätigkeit bei National, Fairchild und AMI, gefolgt von 15 Jahren bei meiner eigenen Designfirma Connsult, wo ich alle Arten von Engineering und Prototyping durchführte – robotische Wafer-Handhaber, tragbare Parkscheinschreiber, einen Flugschreiber für die Voyager Flugzeuge, Softwarearchitektur, RF-ID-Tags, Telekommunikations-Zentralbüroausrüstung usw. Dann verbrachte ich 10 Jahre bei Xilinx und führte dort 2001 die ersten 3D-Arbeiten durch, und zweimal wurde ich mit dem Ross Freemen Innovator-of-the-Year-Award ausgezeichnet. In den letzten acht Jahren habe ich am Research Triangle Institute und an der UC Berkeley Silizium-Leiterplatten entwickelt und entworfen.

Ich arbeite gerne an schwierigen technischen Problemen. Ich habe mehr als 70 Patente. Ich habe Goldmedaillen im Rudern gewonnen. Mein Vater war Manager von Pan American Airways, ich wurde also in Portugal geboren und wuchs auf verschiedenen pazifischen Inseln auf. Ich habe mein eigenes Flugzeug und zwei Häuser gebaut. Ich habe zwei tolle Jungs und eine glückliche Frau. Ich lebe auf der Insel Hawaii.

Ich freue mich darauf, mit Ihnen zu teilen, was ich über Silizium-Leiterplatten gelernt habe und wie ich dazu gelernt habe.

Bob Conn

[email protected]

www.connsult2.com